1 月 16 日消息，科技媒體 NeoWin 昨日（1 月 15 日）發布博文，基于美國商標和專利局（USPTO）公示的清單，AMD 獲批《均衡延遲堆疊緩存》（Balanced Latency Stacked Cache）專利，意在將 3D 堆疊技術從目前的 L3 緩存擴展至 L2 緩存。

IT之家注：L2 緩存通俗理解可視為 CPU 內部的數據“中轉站”。它比內存快得多，但比一級緩存（L1）稍慢。它是 CPU 核心獲取數據的第二道防線，容量和速度直接影響處理器的響應效率。

不同于目前僅在三級緩存（L3/LLC）使用堆疊技術的 Ryzen X3D 系列處理器，這項新技術旨在通過垂直堆疊 L2 緩存，進一步降低數據訪問延遲并顯著提升能效。

AMD 在專利文件中詳細描述了實現這一目標的技術路徑。工程師計劃利用硅通孔（TSV）或鍵合焊盤過孔（BPV）等連接技術，在堆疊的芯片之間建立垂直通信通道。